LCD控制器通過行列信號的不同組合來實現(xiàn)對每個像素的控制。 這種行掃描（HYNC）信號周期很短（高可達40kHz-100kHz），因此可以在屏幕上顯示穩(wěn)定的圖像。

LCD控制器的信號時序及工作原理如下：

VSYNC：幀同步信號，表示開始掃描一幀，一幀也是LCD上顯示的畫面；

HSYNC：行同步信號，表示開始掃描1行；

VCLK：像素時鐘信號，每個脈沖填充1個像素點；

VDEN：數(shù)據(jù)使能信號，高電平時，填充數(shù)據(jù)有效；

VD[23:0]：LCD像素數(shù)據(jù)輸出端口。

LEND：行結束信號；

以1024 × 768像素的液晶屏為例，完整顯示屏幕圖像的信號必須包括1個VSYNC周期和768個有效HSYNC周期，每個VDEN高電平包括1024個像素時鐘信號。 顯示問題可以通過幀同步信號、行同步信號的頻率、占空比、延遲、每個VSYNC周期包含的HSYNC周期數(shù)、VDEN周期包含的VSCLK周期數(shù)來檢查。

二、使用ZDS4054Plus示波器解決LCD顯示異常實例

1. 圖片疊加和重復

現(xiàn)象：液晶顯示器上大范圍的圖像出現(xiàn)錯位、疊加或重復；

產(chǎn)生原因：這種情況一般不是行同步或場同步信號延時引起的，基本可以消除這個影響。 您可以檢查時序或時鐘頻率是否存在差異。

解決方法：遇到這種情況首先要仔細計算DMA傳輸參數(shù)，準確適配行場信號。

每個通道對應的信號依次為VCLK、VSYNC、VHSYNC、VDEN信號。 分析步驟如下：

（1）由于一幀的完整信號時間通常達到30毫秒以上，示波器需要調(diào)整到10ms/div的時基，VCLK信號頻率通常高達48-96MHz，采樣率必須保持至少500Ms/s 來分析時序。 這時候普通的示波器是無法完全捕捉到波形的。

（2）ZDS4054Plus在10ms/div的時基下仍能保持1Gs/s的采樣率，并能完美還原波形。 配合各通道硬件頻率計，可分析各信號頻率是否有異常；

2. 圖像錯位

現(xiàn)象：LCD顯示在水平方向上有偏移，或頂部或底部出現(xiàn)多像素彩色、白色或黑色條紋。

原因：一般來說，這種情況與幀同步和行同步信號有關。 如果是常態(tài)異常，可能是初始化參數(shù)設置錯誤。如果偶爾出現(xiàn)異常，可能是幀同步和行同步信號在工作過程中受到干擾。

解決方法：檢查液晶控制器行同步和場同步信號的寬度、是否與延遲前后的極性、匹配。

如示波器截圖所示，每個通道對應的信號依次為VCLK、VSYNC、VHSYNC、VDEN信號。 分析步驟如下：

（1）通過全屏測量統(tǒng)計分析每個信號的正負脈沖寬度。 如果VSYNC和VHSYNC的脈寬有異常值，可以判斷為干擾信號引起的顯示異常；

（2）如果脈寬正常，可以通過間隔測量計算周期數(shù)，分析各種大小周期信號的直接相互包含關系，檢查時序參數(shù)；

（3) 通過縮放模式和光標測量分析每個時序信號之間的延遲。